华西证券-通信行业高速互联系列之四：D2D互联，Chiplet时代前景广阔-240519

　　1、后摩尔时代，D2D成为Chiplet发展的战略核心

　　Die to Die（D2D）互联技术是随着半导体行业对高性能计算需求的增长以及摩尔定律放缓而逐渐兴起的一种先进互联技术。http://www.hibor.com.cn【慧博投研资讯】随着芯片尺寸增大至接近制造极限，D2D互联允许将大芯片分割成多个较小的Die，在多芯片模块中实现高速互连。http://www.hibor.com.cn（慧博投研资讯）

　　1.1技术原理

　　D2D接口IP设计是实现高效互连的核心，由物理层(PHY)和控制器组成。物理层负责封装介质间的信号传输，控制器部分则包括链路层和逻辑物理层，负责协议接口适配、仲裁和协商，以及链路训练和管理功能。

　　D2DPHY架构根据传输方式的不同，分为并行和串行两种。封装设计是D2D解决方案的重要组成部分，D2D测试方案是确保接口IP性能的关键环节。

　　1.2互联接口：UCIE有望统一D2D的接口标准。

　　1.3 D2D优劣势分析

　　优势在于实现性能提升和成本效益，同时具有设计灵活性，有助于减少功耗，提升制造良率；劣势在于面临设计复杂性增加、信号完整性挑战、散热挑战以及标准化程度不足的问题。

　　2、D2D与相关技术的对比

　　2.1 C2C互联与D2D互联对比

　　在应用场景上，封装级别与传输空间各不相同。C2C互联：在不同芯片之间的数据传输，可能位于不同封装实体中，适用于需要在不同芯片或模块间进行数据传输的场景，如服务器节点间的连接、多板卡系统或者大型电子设备中的芯片间通信。

　　D2D互联：专注于在同一个封装体内，不同芯片裸片（Die）之间的数据传输。适用于高性能计算（HPC）、人工智能（AI）和网络应用。

　　在技术实现上，通用兼容和复杂高性能各具特色。C2C互联：可能涉及到较长的互连路径和使用标准的接口技术，如PCIe或以太网，这些技术在设计上更注重通用性和兼容性。D2D互联：则利用更短的互连路径和更高速的SerDes或并行接口技术，以实现更低的延迟和更高的带宽。通常需要更复杂的设计和优化，以适应封装内紧凑的空间和热管理要求。

　　2.2在带宽、延迟和能效方面，D2D相比于PCIe等传统C2C互联技术优势显著

　　3、Chiplet时代来临，应用前景广阔，龙头厂商加速布局，D2D生态蓬勃发展

　　3.1高带宽、低延迟，Die to Die应用场景广阔

　　应用场景：高性能计算（HPC）、人工智能（AI）和机器学习（ML）、数据中心、汽车和自动驾驶、图形处理单元（GPU）。

　　3.2 Chiplet快速增长，相关厂商加速布局D2D

　　NVIDIA：DGX系列AI系统结合了多个高性能GPU，通过NVLink技术实现紧密集成，提供了强大的计算平台；并探索如何将这些技术应用于CPU和AI加速器，以实现更广泛的应用场景。

　　AMD：AMD利用Infinity Fabric技术实现了其EPYC服务器处理器的多芯片模块设计，以及Ryzen Threadripper处理器的多核心配置；还在探索3D堆叠和HBM内存等先进封装技术。

　　英特尔：英特尔在D2D互联技术方面的策略主要在其对UCIe联盟的领导和推动。其Foveros 3D芯片堆叠技术可在单个封装内堆叠不同的芯片层，实现更小的尺寸和更高的能效比。

　　4、投资机会逻辑

　　接口IP市场逐渐成为驱动AI技术高速发展的关键驱动力。大模型和AIGC推动HPC、异构计算等市场的爆发，对于不同芯片间的IO吞吐的要求也会提高，催生了D2D、C2C等高速互联接口IP的市场需求高速发展。

　　互联方面，多颗算力芯片通过D2DIP互联，形成Chiplet系统，UCie接口预计将成为主流选择，Ucie正成为小芯片互联的开放标准，定义2.5D或3D封装内芯片之间的互联。

　　提供D2D互连的EDA和IP供应商，如Synopsys、Cadence、Alphawave（芯原股份合作）、芯耀辉科技、奎芯科技、乾瞻科技、牛芯半导体、创意电子，和车规级互联IP芯砺智能等，此外北极雄芯发布首款基于Chiplet架构的启明930芯片。

　　此外随着D2D互连设计的复杂性增加，电子设计自动化（EDA）工具的需求也将增长，为相关软件供应商提供市场机会。

　　5、风险提示

　　标准化发展不确定风险；技术创新不及预期风险；市场竞争加剧风险。